按我的理解是类似内存的层叠技术,以前是一层,现在 7nm 叠 10 层,是不是这样的折叠?讲道理是可以提升晶体管密度。 有没有懂行的来说说,按理 9 月份就要出产品了,何庭波何总应该不至于忽悠。
这里人均比海思懂,不在意的
登录后可发帖和回复
这里人均比海思懂,不在意的